PHOENIX電源模塊設計方法資料分為幾部分
    PHOENIX電源模塊的電磁干擾水平是設計中zui難的部分，設計人員能做的zui多就是在設計中進行充分考慮，尤其在布局時。由于直流到直流的轉(zhuǎn)換器很常用，所以硬件工程師或多或少都會接觸到相關的工作，本文中我們將考慮與低電磁干擾設計相關的兩種常見的折中方案
    。
    PHOENIX電源模塊設計中即使是普通的直流到直流開關轉(zhuǎn)換器的設計都會出現(xiàn)系列問題，尤其在高功率電源設計中更是如此。除功能性考慮以外，工程師必須設計的魯棒性，以符合成本目標要求以及熱和空間限制，當然同時還要設計的進度。另外，出于產(chǎn)品規(guī)范和系統(tǒng)的考慮，電源產(chǎn)生的電磁干擾(EMI)必須足夠低。不過，電源的電磁干擾水平卻是設計中zui難預計的項目。有些人甚認為這簡直是不可能的，設計人員能做的zui多就是在設計中進行充分考慮，尤其在布局時。
    盡管本文所討論的原理適用于廣泛的電源設計，但我們在此只關注直流到直流的轉(zhuǎn)換器，因為它的應用相當廣泛，幾乎每位硬件工程師都會接觸到與它相關的工作，說不定什么時候就必須設計個電源轉(zhuǎn)換器。本文中我們將考慮與低電磁干擾設計相關的兩種常見的折中方案;熱、電磁干擾以及與PCB布局和電磁干擾相關的方案尺寸等。文中我們將使用個簡單的降壓轉(zhuǎn)換器做例子，如圖1所示。
    在頻域內(nèi)測量輻射和傳導電磁干擾，這就是對已知波形做傅里葉數(shù)展開，本文中我們著重考慮輻射電磁干擾。在同步降壓轉(zhuǎn)換器中，引起電磁干擾的主要開關波形是由Q1和Q2產(chǎn)生的，也就是每個場效應管在其各自導通周期內(nèi)從漏極到源極的電流di/dt。圖2所示的電流波形(Q和Q2on)不是很規(guī)則的梯形，但是我們的操作自由度也就更大，因為導體電流的過渡相對較慢，所以可以應用Henry Ott經(jīng)典著作《電子系統(tǒng)中的噪聲降低技術》中的公式1。我們發(fā)現(xiàn)，對于個類似的波形，其上升和下降時間會直接影響諧波振幅或傅里葉系數(shù)(In)。
    PHOENIX電源模塊其中，n是諧波次，T是周期，I是波形的峰值電流強度，d是占空比，而tr是tr或tf的zui小值。
    在實際應用中，極有可能會同時遇到奇次和偶次諧波發(fā)射。如果只產(chǎn)生奇次諧波，那么波形的占空比必須為50%。而實際情況中極少有這樣的占空比精度。
    諧波系列的電磁干擾幅度受Q1和Q2的通斷影響。在測量漏源電壓VDS的上升時間tr和下降時間tf，或流經(jīng)Q1和Q2的電流上升率di/dt 時，可以很看到這點。這也表示，我們可以很簡單地通過減緩Q1或Q2的通斷速度來降低電磁干擾水平。
    事實正是如此，延長開關時間的確對頻率高于 f=1/πtr的諧波有很大影響。不過，此時必須在增加散熱和降低損耗間進行折中。盡管如此，對這些參數(shù)加以控制仍是個好方法，它有助于在電磁干擾和熱間取得平衡。具體可以通過增加個小阻值電阻(通常小于5Ω)實現(xiàn)，該電阻與Q1和Q2的柵極串聯(lián)即可控制tr和tf，你也可以給柵極電阻串聯(lián)個 “關斷二極管”來獨立控制過渡時間tr或tf(見圖3)。這其實是個迭代過程，甚連經(jīng)驗zui豐富的電源設計人員都使用這種方法。我們的zui終目標是通過放慢晶體管的通斷速度，使電磁干擾降低可接受的水平，同時其溫度足夠低以確保穩(wěn)定性。
    開關節(jié)點的物理回路面積對于控制電磁干擾也非常重要。通常，出于PCB面積的考慮，設計者都希望結(jié)構(gòu)越緊湊越好，但是許多設計人員并不知道哪部分布局對電磁干擾的影響zui大。回到之前的降壓穩(wěn)壓器例子上，該例中有兩個回路節(jié)點(如圖4和圖5所示)，它們的尺寸會直接影響到電磁干擾水平。